- スピンオン パターニング膜に代わるStensar™ CVDで2D EUVロジックスケーリングを拡張
- 2つの新しいIMS™システムをはじめ、3D Gate-All-Around(GAA)トランジスタに向けた広範な技術ポートフォリオのプレビューを実施
アプライド マテリアルズ(Applied Materials, Inc., Nasdaq:AMAT、本社:米国カリフォルニア州サンタクララ、社長兼CEOゲイリー・E・ディッカーソン)は4月21日(現地時間)、EUVを通じてお客様の2Dスケーリング継続を支えるイノベーションについて、次世代の3D Gate-All-Around(GAA)トランジスタ製造に向けた業界で最も広範な技術ポートフォリオの詳細を発表しました。
半導体メーカーは今後数年間にわたってトランジスタの高密度化を進めるため、2つの相補的な方法を追求しています。1つはムーアの法則に沿った従来の2Dスケーリングで、EUVリソグラフィとマテリアルズ エンジニアリングを使ってより微細なフィーチャーを作成するものです。もう1つは、設計とテクノロジーの協調最適化(DTCO: design technology cooptimization)と3D手法を用いてロジックセルのレイアウトを巧みに最適化し、リソグラフィピッチの移行に関係なく密度を高めるやり方です。後者には裏面電源供給ネットワークやGAAトランジスタなどが含まれ、今後減速する従来の2Dスケーリングに代わって、ロジック密度の改善を牽引する度合いが高まると見られます。これら2つの方法を併用することで、半導体メーカーが将来世代のロジックチップのPPACt(消費電力、性能、面積あたりコスト、市場投入までの期間)向上を目指すのを支援すると期待されます。
アプライド マテリアルズのシニアバイスプレジデント 兼 セミコンダクタ プロダクト グループ ジェネラルマネージャーのプラブー・ラジャは、次のように述べています。「アプライド マテリアルズはお客様の『PPACtを可能にする企業』となることを戦略に掲げています。本日は、EUVを通じて2Dスケーリングを継続できるよう設計された7つのイノベーションを発表します。さらに、現行のFinFETトランジスタとは根本的に異なる手法でGAAトランジスタを製造する取り組みの詳細を紹介します。このほか当社はGAAトランジスタの製造に向け、エピタキシー、原子層堆積(ALD)、選択的材料除去における新しいプロセスステップや、理想的なGAAゲート酸化膜とメタルゲートを形成する2種の新しいインテグレーテッド マテリアルズ ソリューション(Integrated Materials Solutions™)など、広範な製品を取り揃えています」
2Dスケーリングの拡張
EUV(極端紫外線)リソグラフィの登場により、半導体メーカーはより微細なフィーチャーを形成してトランジスタ密度を高めることができるようになりました。しかし、EUVを利用したスケーリングが進展するにつれて課題も生まれ、成膜、エッチング、計測において新たなアプローチが必要となってきました。
EUVレジストが現像された後、チップパターンは最終的にはウェーハ上にエッチングにより形成されますが、その前に積層された一連の中間層(転写層およびハードマスク)を介したパターン転写エッチングを行う必要があります。従来これらの層はスピンオン(回転塗布)とよばれる技法で成膜されていました。アプライド マテリアルズが本日発表するStensar™ Advanced Patterning Film for EUVはEUV用の先進的パターニング膜で、アプライド マテリアルズのCVD装置Precision CVDを用いて成膜されます。スピンオン成膜と異なり、アプライド マテリアルズのCVD膜はEUVハードマスク層の厚さや耐エッチング性を仕様に合わせてチューニングすることができ、ウェーハ全面でほぼ完ぺきな均一性を保ちながらEUVパターンを転写することが可能です。
アプライド マテリアルズはさらにエッチング装置Sym3® Yの特殊な性能についても詳細を明らかにし、同一チャンバ内で材料のエッチングと成膜を行うことによって、ウェーハにエッチングされる前のEUVパターンの質を改善できるとしています。Sym3チャンバはEUVレジスト材料をわずかに除去した後、「ストキャスティック エラー」(確率論的なばらつき欠陥)によるパターンばらつきを平準化する特殊な方法で材料を再堆積させます。EUVパターンが改善されることで、歩留まりが向上し、半導体の消費電力と性能が改善します。Sym3はメモリ分野(DRAM市場向けコンダクタエッチング装置の供給でアプライド マテリアルズは業界トップ)のみならず、ファウンドリ-ロジック分野でも急速に利用が広がっています。
アプライド マテリアルズはこのほか、電子ビーム検査装置PROVision®を使って多層チップの奥深くまで見て、ウェーハ全面にわたってEUVパターニングされたフィーチャーを精密に計測することで、他の計測方法では見きわめのつかない「エッジプレースメントエラー」を解消できることを示しています。アプライド マテリアルズは2021年に電子ビーム装置の売上をほぼ倍増させ、電子ビーム技術のトップサプライヤーとなっています。
3D GAAトランジスタ技術
最近注目を集めているGAAトランジスタは、2Dスケーリングを3D設計技術とDTCOレイアウトのイノベーションで補うことにより、2Dスケーリングが減速する中でもロジック密度を急速に増やせることを示す好例です。マテリアルズ エンジニアリングのイノベーションにより、GAAトランジスタの消費電力と性能が向上しています。
FinFETでは、トランジスタの電流経路を形成する垂直チャネルはリソグラフィとエッチングによって形成されますが、このプロセスはチャネル幅が不均一になりがちです。この不均一性は消費電力と性能に悪影響を及ぼすため、FinFETからGAAへの移行を促す大きな要因となっています。
GAAトランジスタは、FinFETトランジスタを90度回転させたような形状で、チャネルは垂直ではなく水平です。GAAチャネルはエピタキシーと選択的材料除去を用いて形成されます。このプロセスはチャネル幅と均一性を高精度で整えて消費電力と性能の最適化を図ることができます。アプライド マテリアルズが設立後初めて手掛けた製品はエピタキシー装置で、以来一貫してこの市場をリードしています。選択的材料除去については2016年にSelectra®を投入して先駆けとなり、現在では市場トップの1,000台以上のチャンバをお客様にご利用いただいています。
GAAトランジスタ製造の大きな課題の1つは、チャネル間のスペースが10nm前後しかなく、この狭隘なスペース内でチャネルの4側面を囲む多層ゲート酸化膜とメタルゲートスタックを成膜しなければならない、という点です。
アプライド マテリアルズは、ゲート酸化膜スタック用のIMS™(インテグレーテッド マテリアルズ ソリューション)システムを開発しました。ゲート酸化膜が薄いほど、ドライブ電流とトランジスタ性能は向上します。しかし、薄いゲート酸化膜はリーク電流の増大を生みやすく、電力を無駄にし、発熱をもたらします。アプライド マテリアルズの新しいIMSシステムは、等価酸化膜厚を1.5Å減らすことができるので、ゲートリーク電流を増やさずに性能を改善したり、一定の性能を維持したままゲートリーク電流を10分の1以下に低減することが可能です。IMSは、原子層堆積(ALD)、熱処理ステップ、プラズマ処理ステップ、計測を1台の高真空装置にインテグレートしています。
アプライド マテリアルズはこのほか、IMSをGAAメタルゲートスタック用に用いることを示します。ゲート厚をさまざまに変えることができるので、特定のコンピューティング アプリケーション(バッテリー駆動のモバイル機器やハイパフォーマンス サーバなど)のワットあたり性能目標値に合わせてトランジスタのしきい値電圧をチューニングすることが可能となります。IMSは高真空下で高精度のメタルALDステップを実行し、空気の汚染を防ぎます。
アプライド マテリアルズのロジックスケーリング ソリューションの詳細については、米国時間4月21日に開催された当社のMaster Class “New Ways to Shrink”で説明しています。
アプライド マテリアルズ(Nasdaq: AMAT)は、マテリアルズ エンジニアリングのソリューションを提供するリーダーとして、世界中のほぼ全ての半導体チップや先進ディスプレイの製造に寄与します。原子レベルのマテリアル制御を産業規模で実現する専門知識により、お客様が可能性を現実に変えるのを支援します。アプライド マテリアルズはイノベーションを通じてよりよい未来を可能にします。
詳しい情報はホームページwww.appliedmaterials.com でもご覧いただけます。
このリリースは4月21日、米国においてアプライド マテリアルズが行った英文プレスリリースをアプライド マテリアルズ ジャパン株式会社が翻訳の上、発表するものです。
アプライド マテリアルズ ジャパン株式会社(本社:東京都、代表取締役社長:中尾 均)は1979年10月に設立。大阪支店、川崎オフィスのほか15のサービスセンターを置き、日本の顧客へのサポート体制を整えています。